1.1 概述

iCE40UP5K由于其独特的性能得到海外创客们的热捧，尤其是其支持开源的开发工具链。iCE40UP5K是Lattice半导体公司一个专为超低功耗移动应用程序设计，如智能手机、平板电脑和手持设备的超低功耗FPGA和传感器管理器。不少RISC-V软核都是运行在iCE40UP5K上，基于这个大背景我们开发了一款FPGA核心模块，主要特点：

1、兼容树莓派基金会刚推出的Pico模块的管脚定义，Pico的GPIO性能比较强大，因此玩家可以对比Pico和FPGA IO管脚的使用，另外也可以借助位PICO推出的各种外设模块（本模块没有串行ADC的功能，只能支持数字端口的模块）；

2、板上集成了基于DAPLink下载功能的STEPLINK功能，可以直接通过USB端口对FPGA的串行Flash进行配置，并可以通过同一个USB端口支持UART通信；

3、有开源的RISC-V可以移植使用，进而学习在FPGA上完成软核+FPGA的异构设计 本设计基于Lattice的ICE40UP5K FPGA，板载LPC11U35下载器，可以通过USB-C接口进行FPGA的配置，支持在ICE40UP5K上对RISC-V软核的移植以及开源的FPGA开发工具链，板上RGB三色LED灯用于简单的调试，总计28个IO用于扩展使用。

板载资源：

• 1路USB C接口；
• 1个RGB三色LED；
• 1个12MHz晶振时钟；
• 28个用户可扩展I/O；
• 集成 USB-Blaster编程器。

功能特性：

• 基于Lattice的FPGA - ICE40UP5K
• 通过LPC11U35进行下载及UART配置/通信
• 板上一颗R、G、B三色LED，分别连接FPGA的三根专用于驱动LED的管脚39、40、41，可以用于状态显示及数字逻辑实验
• 同USB直接连接的5V输出以及经板上LDO产生的3.3V直流电压输出，可以给扩展板供电，电流为200mA
• 板上晶体振荡器时钟产生12MHz供FPGA和LPC11U35工作，FPGA可以通过内部锁相环工作于48MHz。

优势

• 低功耗互连与计算 —— 运用于智能家居、智能工厂和智慧城市的各类系统正变得日趋复杂，而iCE40 UltraPlus则能有效解决互连难题，通过各类广泛的接口和协议，提供低功耗的计算资源实现更高级别的智能。
• 网络边缘智能FPGA —— 拥有5K LUT的iCE40 UltraPlus FPGA可实现网络边缘实时在线的智能应用所需的神经网络模式匹配。其功耗优化遥遥领先，并且设计人员消除了云端智能应用带来的延迟，降低了整个系统解决方案的成本。
• 灵活的封装选择 —— 为满足各类应用的需求，可提供多种封装选项，从专为电子消费品和IoT设备优化的超小尺寸2.15 mm x 2.50 mm x 0.45 mm WLCSP封装到低成本应用的0.5mm间距7x7mm QFN封装，不一而足。